Country of Origin: KR

Publication number: 10-1998-0081609

Publication date: 25 November 1998

Applicant: FUTABA CORP.

5

[Technical Problem]

The object of the present invention is to provide a method of processing a single crystal wafer for fluorescent display tubes, which can minimize dead space in the wafer, thus increasing the number of display devices that can be produced from one wafer, and which can be used as a material for high quality display devices without causing collapse or separation of fluorescent materials, leakage-caused luminescence, or a reduction in luminosity.

15

20

10

[Technical Solution]

The method of processing a single crystal wafer (1) for fluorescent display tubes, which is used to produce chips (3) coated with a fluorescent material (4) and is used for display units of the fluorescent display tubes, according to the present invention, comprises the steps of: coating the fluorescent material (4) on a plurality of

regions defined on predetermined spaced positions on the single crystal wafer (1); forming a water resistant protective film (5) on the fluorescent material (4); and cutting the single crystal wafer (1) using a dicing saw (6) and a cutting fluid (W) at every region coated with the fluorescent material (4), thus providing a plurality of chips (3). During a process of manufacturing a plurality of fluorescent display tubes using the chips (3) as display units, the chips (3) are baked, so that the water resistant protective film (5) can be removed from the chips (3) through vaporization.

공개특허특1998-081609

(19)대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl. ⁶ H01L 21/783	(11) 공개번호 특1998-081609 (43) 공개일자 1998년11월25일
(21) 출원번호 (22) 출원일자	특1998-014309 1998년04월22일
(30) 우선권주장	97-1046171997년04월22일일본(JP)
(71) 출원인	후다바덴시고교가부시키가이샤 니시무로아츠시 일본 지바켄 모바라시 오오시바 629반지
(72) 발명자 ·	혼다겐이치 일본국 지바켄 모바라시 오오시바 629반지 후다바 덴시 고교 가부시키가이샤내 다카노사다오 일본국 지바켄 모바라시 오오시바 629반지 후다바 덴시 고교 가부시키가이샤내 히라야마도시히데 일본국 지바켄 모바라시 오오시바 629반지 후다바 덴시 고교 가부시키가이샤내 마키타요시오 일본국 지바켄 모바라시 오오시바 629반지 후다바 덴시 고교 가부시키가이샤내 아제타아키히로 일본국 지바켄 모바라시 오오시바 629반지 후다바 덴시 고교 가부시키가이샤내
(74) 대리인	장용식 정진상
심사청구 : 없음	·

(54) 형광표시관용 단결정 반도체 웨이퍼의 가공방법

요약

(과제) 본 발명은 데드스페이스를 최소한으로 억제함으로서, 웨이퍼 1매당의 소자의 수를 될 수 있는 한 많게함과 동시에, 형 광체의 형체무너짐이나 결락이 없고 누설발광이나 휘도의 저하를 일으키지 않는 양질의 표시소자를 만들어내기 위한 형광표 시관용 단결정 웨이퍼의 가공방법을 제공한다.

(해결수단) 형광표시관의 표시부로서 사용되는 형광체(4)가 피착된 칩(3)을 제조하기 위한 형광표시관용 단결정 웨이퍼(1)의 가공방법에 있어서, 상기 형광표시관용 단결정 웨이퍼(1)상에 소정간격을 두고 설정한 복수의 영역 마다 형광체(4)를 피착시키고, 상기 형광체(4)상에 내수성 보호막(5)을 형성하고, 상기 형광표시관용 단결정 웨이퍼(1)를 상기 각 영역 마다 절삭수(W)를 사용하면서 다이싱소(6)로 절단하여 복수의 칩(3)을 형성한다. 상기 칩(3)을 표시부로서 사용하는 형광표시관의 제조공정에 있어서 소성공정으로, 칩(3)의 소성이 행해져, 내수성 보호막(5)이 증발한다.

대표도

도2

명세서

도면의 간단한 설명

도 1는 실리콘 단결정을 사용한 형광표시관의 제조방법의 제조공정 플로를 도시하는 도면이다.

도 2는 본 발명에 의한 형광표시관의 제조방법의 제조공정도이다.

도 3은 실리콘 웨이퍼상에 칩을 형성한 도면이다.

도 4a는 다이싱소(dicing saw)에 의한 절단시의 측면도이다.

도 4b는 다이싱소에 의한 절단시의 정면도이다.

도 5는 본 발명에 의한 형광표시관의 제조방법의 제조공정의 일부를 도시하는 도면이다.

(도면의 주요부분에 대한 부호의 설명)

- 1: Si단결정 반도체 웨이퍼 3: 칩 4: 형광체
- 5: 보호막 6: 다이싱소 W: 절삭수(水)

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야 종래기술

본 발명은 반도체 기술, 표시기술에 있어서 형광표시관용 단결정 반도체 웨이퍼의 가공방법에 관한 것이다.

종래, 형광표시관용 단결정 반도체 웨이퍼의 가공방법으로서는 다이싱소에 의한 절삭 또는 다이아몬드 커터, 초경날 커터에 의한 연삭줄가공 방법이 일반적으로 사용되고 있다.

다이싱소의 절삭에 의하여 단결정 반도체 웨이퍼를 절단하는 경우, 절삭수를 사용하고 있지만 이 절삭수에는 이하와 같은 효 능이 있다.

- (1) 마찰열에 의한 블레이드의 온도상승을 방지하는 냉각성
- (2) 발생한 절삭분을 흘러내는 세정성
- (3) 블레이드의 마찰양을 감소시키는 윤활성

상기 3개의 기능은 다이싱소에 의한 절삭에 있어서 중요하고, 특히 깍아낸 절삭분을 제거하여 세정성을 유지하기 위해서는 블레이드에 절삭수를 분사시킬 필요가 있다.

그런데, 형광표시관의 형광체에는 수용성의 감광재를 사용하고 있기 때문에 물에 약하다. 이 때문에, 어느 정도 고압의 절삭수를 뿌리면, 단결정 반도체 웨이퍼상의 화소에 도포한 형광체가 벗겨져 버린다는 문제가 있었다.

그래서, 이상의 것을 고려하여, 이하의 방법으로 절단하고 있었다.

- (1) 다이싱소를 사용하고 절삭수를 블레이드 주변에 산포함으로서 수용성 감광재가 녹아내리더라도 형광체 화소에 까지 영향 이 없도록 2mm 이상의 데드스페이스를 설치하고 있었다.
- (2) 유리 커트와 같이, 다이아몬드 커터, 초경날 커터에 의하여 연삭줄가공, 절취를 행한다.
- (3) 다이싱을 사용한 하프커트를 형광체 도포전에 행하고, 형광체 도포후에 절취한다.
- (4) 단결정 반도체 웨이퍼상에 형성되어 있는 칩의 절단후에, 칩에 1매씩 형광체를 도포한다.

발명이 이루고자하는 기술적 과제

그러나, 상술한 (1)의 절단방법에서는 절삭수의 양을 적게하면 기능의 하나인 세정성이 저하하기 때문에 절삭라인 부근에 절 삭분이 남아 버린다. 절삭분은 형광체에 덮혀 씌워질 때에 형광표시관의 휘도를 저하시키는 외에, 소자라인 사이를 쇼트시키 고 마는 경우가 있다. 또 절삭수에 감광재가 녹아내리는 만큼 양을 많이하면, 형 무너짐 및 결락에 의하여 비산하더라도, 형광체 화소에 영향이 없도록 절삭라인~소자간에 있어서 커트라인의 데드 스페이스에 2mm 이상의 폭을 요하고 있었다.

또, (2)의 절단방법으로서는 큰 치핑이 발생하기 때문에, 다이싱에 비하여 커트라인의 데드 스페이스가 여분으로 필요로 된다.

더욱더 (3)의 절단방법으로서는 다이싱홈에 형광체가 남아 버리기 때문에, 형광표시관으로 한 경우, 절삭라인에서 누설발광을 일으키고 만다.

또, (4)의 방법으로 슬러리법을 이용한 경우, 칩의 에지부분에서는 형광체가 부풀어 올라 버리기 때문에 에지부분과 그의 주위의 칩의 소자부와를 사이를 두어야 하고, 10㎜ 정도의 데드스페이스가 필요로 된다.

이와같이 형광표시관은 데드스페이스에 의하여 웨이퍼 1매당의 소자의 수가 크게 변화하는 것이고, 데드스페이스가 확대해 버리면 웨이퍼 1매당의 소자의 수가 감소한다. 또 (3)의 방법과 같이, 누설발광을 일으키는 것은 표시소자로서 좋은 품질이라 할수 있다.

그래서 본 발명은 상기 문제점을 해소하기 위하여 데드스페이스를 최소한으로 억제함으로서 웨이퍼 1매당의 소자의 수를 될수 있는 대로 많게 함과 동시에, 누설발광, 휘도의 저하, 도트 모자람이 없는 양질의 표시소자를 만들어내기 위하여 형광표시 관용 단결정 반도체 웨이퍼의 가공방법을 제공하는 것을 목적으로 하고 있다.

다음에, 상기 과제를 해결하기 위한 수단을 실시형태에 대응하는 도 1 내지 도 5를 참조하여 설명한다.

청구항 제 1 항의 발명은, 형광표시관의 표시부로서 사용되는 형광체(4)가 피착된 칩(3)을 제조하기 위한 형광표시관용 단결정 반도체 웨이퍼(1)의 가공방법에 있어서,

상기 형광표시관용 단결정 반도체 웨이퍼(1)상에 소정간격을 두고 설정한 복수의 영역 마다 형광체(4)를 피착시켜, 상기 형광체(4)상에 보호막(5)을 형성하고.

상기 형광표시관용 단결정 반도체 웨이퍼(1)를 상기 각 영역 마다 절단하여 복수의 칩(3)을 형성하는 것을 특징으로 하고 있다.

청구항 제 2 항의 발명은, 청구항 제 1 항의 발명에 있어서, 상기 형광표시관용 단결정 반도체 웨이퍼(1)를 다이싱소(6)로 절단 하는 것을 특징으로 하고 있다.

청구항 제 3 항의 발명은, 청구항 제 1 항 또는 제 2 항의 발명에 있어서, 상기 보호막(5)이 내수성이고, 상기 형광표시관용 단결정 반도체 웨이퍼(1)의 절단을 고압의 절삭수(W)를 사용하면서 행하는 것을 특징으로 하고 있다.

청구항 제 4 항의 발명은, 청구항 제 1 항, 2항 또는 3항의 발명에 있어서, 형성한 상기 각 칩(3)으로부터 상기 보호막(5)을 제 거하는 공정을 갖는 것을 특징으로 하고 있다.

청구항 제 5 항의 발명은, 청구항 제 4 항의 발명에 있어서 상기 보호막(5)의 제거를 상기 칩(3)을 소성함으로서 행하는 것을 특징으로 하고 있다.

청구항 제 6 항의 발명은, 청구항 제 5 항의 발명에 있어서 상기 칩(3)의 소성이, 상기 칩(3)을 표시부로서 사용하는 형광표시 관의 제조공정에 있어서 형광체 소성공정으로 행해지는 것을 특징으로 하고 있다.

발명의 구성 및 작용

이하, 본 발명의 형광표시관의 제조방법의 실시형태를 설명한다.

여기서, 도 1은 형광표시관의 제조공정 플로를 도시하는 도면이고, 도 2는 형광표시관의 제조공정도이다.

우선, Si 단결정 반도체 웨이퍼(1)상에 배선을 패터닝하고, 스위칭소자를 만들어 넣는다. 그리고 도 2a에 도시한 바와 같이, 이스위칭 소자 한 개에 대하여 1화소(2)를 구성하고, 이 화소(2)가 세로 40×가로 80도트의 집합으로 되어 한 개의 실리콘칩(3)

을 형성한다 (단계 1).

실리콘칩(3)은 Si 단결정 반도체 웨이퍼(1)상에 있어서, 도 3에 도시한 바와 같이 매트릭스상으로 규칙적으로 깔아 채워져 있다. 인접하는 각 실리콘 칩(3)의 간격, 즉 데드스페이스(DS)는 50㎞로 한다. 그리고 도 2b에 도시한 바와 같이 Si 단결정 반도체 웨이퍼(1)상의 각화소(2)상에 수용성 감광재를 바인더로 하여 형광체(4)를 도포한다 (단계 2).

다음에 도 2c에 도시한 바와 같이, 보호막(5)으로서 아세톤 80중량%에 아크릴수지를 20중량% 녹여 넣은 용액을 제작하고, 형광체(4)의 패터닝후의 Si 단결정 반도체 웨이퍼(1)상에 제작한 용액을 적하도포한다.

그리고, 도 2d, e에 도시한 바와 같이 아크릴수지(5)가 건조하여 굳어진 후에 다이싱소(6)를 사용하여 연삭줄가공(7)을 하여 절취한다. 이 경우, 도 4와 같이 다이싱소(6)의 블레이드(8) 및 Si 단결정 반도체 웨이퍼(1)에 절삭수를 뿌린다 (단계 3).

그후 절취된 각 Si 단결정 반도체 웨이퍼(1)를 유리 기판에 접착한다 (단계 4). 그리고, 전면기판을 Si 단결정 반도체 웨이퍼(1)에 소정간격을 두고 대면시켜 전면기판과 유리 기판의 각 외주 가장자리 사이를 스페이서 부재로 봉착한다. 이로서 외위기가 형성된다.

더욱이, 형광표시관은 외위기의 형광체 소성공정에 있어서 400~500℃에서 약 15분 정도 소성되기 때문에, 도 2f에 도시한 바와 같이, 형광체(4)상에 굳어져 있는 아크릴수지(5)가 증발한다.

최후로 외위기내룔 고진공 분위기로 하기 위하여 외위기내에 발생한 잔류가스를 게터로 배기하고, 형광표시관이 완성된다 (단계 5).

따라서 이와같은 공정에서는 형광체(4)를 아크릴수지(5)로 덮고 있기 때문에, 고압의 절삭수를 뿌리더라도 형광체(4)가 벗겨지는 일이 없다. 또, 이로서 고압의 절삭수의 분출이 가능하기 때문에, 절삭수의 냉각성 세정성 및 윤활성이라는 기능을 발휘시킬 수가 있다. 특히 세정성이 향상하기 때문에, Si 단결정 반도체 웨이퍼(1)상에 비산한 절삭분을 제거할 수 있어, 형광표시관의 휘도를 저하하지 않고, 소자 라인 사이를 쇼트시켜 버리는 것도 없다. 더욱더 다이싱소(6)를 사용하여 연삭줄가공(7)을하고 있기 때문에, 다이아몬드 커터에 비하여 치핑(C)도 작아진다.

이상의 사실로부터 도 5에 도시한 바와 같이, 절삭라인의 데드스페이스(DS)는 블레이드(7) 두께에 장치위치 정도 및 치핑(C) 범위을 합한 50 μ m로 하는 것이 가능하게 된다.

또, 형광체(4)를 덮는 아크릴수지성의 막(5)은 형광체의 소성과정에서 증발하기 때문에, 새삼스럽게 아크릴수지성의 막(5)을 제거하는 공정을 넣을 필요는 없다.

더욱이, 상술한 실시형태에서는 형광표시관의 절단에 다이싱소(6)로 드릴(7)을 넣은 후, 절취에 의한 절단을 행하고 있지만 절취를 하지않고 다이싱소(6)에 의한 완전절단이라도 좋다.

또, 보호막(5)으로서 아크릴계 수지를 사용하였지만, 셀룰로오스계등, 용제에 녹고, 내수성의 수지이면 좋다. 또, 단결정의 구체예로서 실리콘을 들었지만 GaAs 등, 반도체 재료 웨이퍼를 사용한 칩이면 좋다.

발명의 효과

단결정 반도체 웨이퍼상에 형성된 형광체를 보호막으로 덮은 후, 단결정 반도체 웨이퍼의 절단을 행하고 있기 때문에, 절단할 때에 발생하는 절삭분등에 의한 형광체의 오염, 손상을 방지할 수 있고, 균일하게 발광시킬 수가 있다.

또 다이싱소로 절단하면, 큰 치핑이 발생하는 일도 없다.

더욱더, 단결정 반도체 웨이퍼상에 형성된 형광체를 보호막으로 덮은 후에, 단결정 반도체 웨이퍼의 절단과 동시에 절삭수의 분출을 행하고 있기 때문에, 절단할 경우, 형광체를 벗기는 일없이 다이싱소의 블레이드를 냉각, 윤활할 수 있고, 또 발생한 절 삭분을 제거할 수가 있고, 형광표시관의 휘도를 저하시키지 않고, 소자 라인간의 쇼트를 방지할 수가 있다.

또, 데드스페이스의 폭을 종래 보다도 좁게 할수 있기 때문에, 웨이퍼 1매당의 소자의 수를 증가할 수가 있다.

KIPRIS(공개특허공보) 페이지 5 / 5

또 형광체를 덮는 보호막은 형광표시관의 제조공정에 있어서 형광체 소성과정에서 증발하기 때문에 새삼스럽게 보호막을 제 거하는 공정을 넣을 필요가 없다.

(57)청구의 범위

청구항1

형광표시관의 표시부로서 사용되는 형광체가 피착된 칩을 제조하기 위한 형광표시관용 단결정 반도체 웨이퍼의 가공방법에 있어서,

상기 형광표시관용 단결정 반도체 웨이퍼상에 소정간격을 두고 설정한 복수의 영역 마다 형광체를 피착시키고,

상기 형광체상에 보호막을 형성하고,

상기 형광표시관용 단결정 반도체 웨이퍼를 상기 각 영역 마다 절단하여 복수의 칩을 형성하는 것을 특징으로 하는 형광표시 관용 단결정 반도체 웨이퍼의 가공방법.

청구항2

제 1 항에 있어서, 상기 형광표시관용 단결정 반도체 웨이퍼를 다이싱소로 절단하는 것을 특징으로 하는 형광표시관용 단결정 반도체 웨이퍼의 가공방법.

청구항3

제 1 항 또는 제 2 항에 있어서, 상기 보호막은 내수성이고, 상기 형광표시관용 단결정 반도체 웨이퍼의 절단을 고압의 절삭수를 사용하면서 행하는 것을 특징으로 하는 형광표시관용 단결정 반도체 웨이퍼의 가공방법.

청구항4

제 1 항, 제 2 항 또는 제 3 항에 있어서, 형성한 상기 각 칩으로부터 상기 보호막을 제거하는 공정을 갖는 것을 특징으로 하는 형광표시관용 단결정 반도체 웨이퍼의 가공방법.

청구항5

제 4 항에 있어서, 상기 보호막의 제거를 상기 칩을 소성함으로서 행하는 것을 특징으로 하는 형광표시관용 단결정 반도체 웨이퍼의 가공방법.

청구항6

제 5 항에 있어서, 상기 칩의 소성은 상기 칩을 표시부로서 사용하는 형광표시관의 제조공정에 있어서 소성공정으로 행해지는 것을 특징으로 하는 형광표시관용 단결정 반도체 웨이퍼의 가공방법.

도면

도면1

도면2

도면3

도면4a

도면4b

도면5